© ROOT-NATION.com - この記事はAIによって自動翻訳されています。不正確な点がありましたらお詫び申し上げます。元の記事を読むには、 English 上の言語切り替えボタンで。
今日は、未来のトランジスタについて語り、その創造の秘密をすべて明らかにします。私たちの前には、市場が長い間経験したことのない、チップの構造と製造方法の大きな変化の時代が待っていることはすでに明らかです。世界で最も聡明な頭脳を持つ人々は、個々の原子を必要なとおりに踊らせ、物理法則に反すると思われるタスクを実行するには、どの公式を使用するかを熟考して眠れない夜を過ごしています。
また、米国、韓国、台湾の半導体大手間の競争が激化する時期でもある。彼らは、将来のパラダイムシフトを利用して、テクノロジーリーダーとしての地位を回復、獲得、または強化しようとしている人たちです。いったいどんなイノベーションや革命が私たちを待っているのでしょうか？今日はそれを説明してみましょう。
また読む： AMD XDNAとは？AIを始動させるアーキテクチャ Ryzen プロセッサ
トランジスタの形状を変更する
もっと正確に言えば、彼らの目標は変わります。2011 大半導体メーカー (TSMC、Intel、Samsung) が最初に導入する (または導入した!) イノベーションは、いわゆる GAAFET トランジスタです。これは、 年に Intel の FinFET トランジスタが世に登場して以来、トランジスタ ジオメトリにおける最初の大きな変化です。GAAFET トランジスタの話題については、別の記事が必要になるため、あまり深く掘り下げたくありません。ここでは、その基礎となる概念についてのみ説明します。
トランジスタの微細化に伴い、エンジニアはいわゆるショートチャネル効果を経験し始めました。つまり、トランジスタのソースとドレイン間の距離が小さくなるにつれて、問題はより顕著になりました。つまり、ゲートはチャネルを流れる電流の制御を失い始めました。何十年にもわたって、この問題の解決策には、チャネルをシリコンウェーハの表面からフィンとして突出させることが必要でした（したがって、FinFET の Fin）。これにより、ゲートが 3 つの側面 (フィンの断面がくさび形の場合は 2 つ) からチャネルと接触することが可能になり、電流の流れの制御が強化され、トランジスタの電気パラメータを設計に適応させる際の柔軟性が向上します。要件。
しかし、トランジスタのサイズが継続的に縮小されたため、これではもはや十分ではありませんでした。ゲートがトランジスタのチャネルを囲み、GAAFET トランジスタを形成する必要がありました (GAA は Gate-All-Around の略)。簡単に言えば、FinFET トランジスタは 2 つまたは 3 つのフィンを持つことが多いため、並べて配置された FinFET トランジスタと考えることができます。これは、チューブまたはシートの形のチャネルが互いに積み重ねられ、絶縁体とゲートの層によって分離されている、マルチレベル サンドイッチのようなものです。この概念は長年知られており、既存の機器とプロセスを使用していますが、実装は簡単ではありません。問題は、ある段階で、チャネルの後続の層が一時的な「柱」によってのみ支えられ、空中にぶら下がっているという事実にあります。同時に、その下部は個々の原子の厚さの誘電体層で均一に覆われ、その後、すべての空隙を埋めるために材料で慎重に満たされる必要があります。
GAAFETトランジスタが些細な問題ではないという事実は、サムスンの状況によって強調されています。2022年以来、サムスンはMBCFETトランジスタ（GAAFETトランジスタを実装するためのサムスンのマーケティング名）を使用したプロセスをポートフォリオに持っています。しかし、実際には、これはレースでの典型的なピュロスの勝利です。これを使用して得られる完全に機能するチップの割合は非常に低いため、ほとんど誰もそれを生産に使用したくないのです（サムスンのExynosでさえ）。私たちが知っているのは、それが暗号通貨マイナー用の小さくて比較的シンプルなマイクロチップの製造に使用されているということだけです。このプロセスの第2024世代のみが、3年に2GAPという名前で利用可能になると予想されています（一部の情報筋によると、nmクラスのプロセスに名前が変更される可能性があるとのことです）。
今年、GAAFET トランジスタ (Intel では実装を RibbonFET と呼んでいます) が Intel 20A および 18A プロセスの一部として Intel の工場に納入される予定です。これは、Arrow Lake および Lunar Lake システムのコンポーネントの製造に使用されます。ただし、業界のさまざまな噂によると、初期の生産規模は限られる可能性があります。
TSMCはどうでしょうか？台湾のこの会社は、GAAFETトランジスタをN2プロセスで使用することを計画しており、2025年までに完全に準備が整うと予想されています。理論的にはサムスンやインテルよりも遅いですが、TSMCが特定のプロセスの可用性について話すときは、通常、AppleやApple向けに何かを製造する準備ができていることを意味します。 Nvidia, したがって、実際には、その差ははるかに小さい可能性があります。
また読む： Windows 11 Moment 5 の新機能
トランジスタへの給電方法の変更。
私たちを待ち受ける 2 番目のイノベーションは、マイクロチップ内のトランジスタに電力を供給する方法に関係しています。現在、マイクロプロセッサの製造プロセスは、下から上に向かって層ごとに行われます。トランジスタは下部に構築され、次に相互接続ネットワークがその上に構築され、電源ケーブルが追加されます。通常、層は 12 から 20 を超え、層が高くなるほど、その要素が大きくなります。
今後数年間は、トランジスタ間の接続を作成した後、シリコンウェハを裏返して薄くし、ウェハのもう一方の研磨面に電力線を作成するのが標準となるでしょう。これは、トランジスタがケーキの土台ではなく、ハンバーガーのパティのようなものになることを意味します。
これがマイクロチップの製造プロセスをどのように複雑化させるかは容易に想像できますが、初期の実験によれば、バックサイド電源供給ネットワーク (BSPDN) には多くの利点があります。まず、このアプローチでは、トランジスタを互いに近づけて配置できます。次に、全体の層数が減ります。3 番目に、最高レベルの電源からトランジスタへの接続が短くなります。これは、エネルギー損失が少なくなり、供給電圧を下げる可能性があることを意味します。このソリューションを実装する正確な方法は、複雑さと潜在的な利点が異なる場合がありますが、市場のすべての主要プレーヤーは、取り組む価値があると述べています。
今年後半には、Intel Process 20A (Intel ではその実装を PowerVia と呼んでいます) で初めて BSPDN が動作するのを目にすることになるでしょう。この急速な発展は、トランジスタ ジオメトリの変更や新しい機械の使用とは別に、Intel がしばらくこのテクノロジに取り組んできたことによるものです。つまり、Intel はこれを将来のあらゆるプロセスに実質的に統合できるということです。
Samsung は、自社バージョンの BSPDN バックサイド電源供給ネットワーク プロセスの使用開始時期について、まだ公式情報を提供していません。ニュースはあまりありませんが、Intel がすでにこのソリューションを実験していることはわかっています。業界の噂では、2 年に予定されている SF2025 プロセス、または 2027 年に予定されている次のプロセスで実装される可能性があることが示唆されています。
TSMC もこの分野で時間をかけており、初期の実験では有望な結果が得られたものの、2 年と 2026 年の交差点でのみ実装が予定されている N2027P プロセスに BSPDN を導入する予定であると報告しています。
また読む： #MWC2024 のハイライト: エレクトロニクス世界の未来のビジョン
製版露光機の変更
マイクロプロセッサの製造について真剣に議論する際に、レイリー基準について触れないわけにはいきません。シリコン ウェーハを露光するプロセスを指すリソグラフィーの場合、レイリー基準は次の式の形をとります。
CD = k1・λ / NA
より簡単に言うと、これは、シリコン ウェーハの表面上に光によって作成できる最小要素のサイズが、次の 3 つの要素によって決まることを意味します。
k1 – 実際にはプロセスの有効性を示す無次元係数。
λ – ウェーハを照明する光の波長。
NA – 光学システムの開口数。
長年にわたり、トランジスタの実装密度を高める主な方法は、徐々に短くなる波長の光を使用することでした。私たちは数百ナノメートルの範囲の波長から始めて、比較的すぐに波長 193 nm の光の使用に移行しましたが、半導体リソグラフィーは予想よりもはるかに長い間行き詰まっていました。長年の研究と遅れ、そして数十億ドルの投資を経て、2019 年に ASML の極端紫外線リソグラフィー (EUV) マシンがついに市場に投入されました。これらは約 13.5 nm の波長の EUV 光を使用し、現在すべての先進的な半導体製造工場に導入されています。ただし、上記の式で λ を減らすことができるのはこれが最後と思われます。
そのため、NA を変更して遊ぶ必要があります。 NA はカメラレンズの絞りと考えることができます。この無次元数によって、光学システムが収集する光の量が決まります。リソグラフィー装置の場合、これは、(上記の式によると) ますます小さなフィーチャーを作成したい場合は、NA を高くする必要があることを意味します。現在使用されている ASML マシンの NA は 0.33 です。次のステップは、NA が 0.55 の高開口数光学系を備えた機械です。
単純に聞こえますが、この業界では簡単なことは何もありません。高 NA マシンは、以前のマシンよりもはるかに大きく、400 倍以上高価 (約 150 億 万ドルに対して約 億ドル) であるにもかかわらず、スループットが低いという事実が、このことを最もよく証明しています。したがって、これが最先端のプロセッサ製造の未来であることは誰もが知っていますが、必要悪として認識されることがよくあります。
インテルは、高NA EUVマシンの使用を最も早く採用した企業です。この米国企業は、このタイプの最初のマシンをすでに取得しており、現在オレゴン州の施設の14つに設置中です。さらに、インテルは今年製造されるマシンの大半を購入する予定です。開発者は、2026Aプロセスで高NAリソグラフィーを大規模に使用することを計画していることが知られています。これは、計画どおりに進めば、2027年または年にデビューする予定です。
一方、サムスンとTSMCは、1nm技術ノードの実装（およそ2030年頃）までこの装置を使用することの経済性について躊躇しており、急いでいるわけではない。代わりに、k1係数の傘下にあるさまざまなトリックとプロセス強化を通じて、すでに所有しているEUVマシンから可能な限りのメリットを絞り出すつもりである。
また読む： 台湾、中国、米国が技術的優位性をめぐってどのように戦っているか: チップ大戦争
3D への移行
現在、私たちは不確実な将来、研究作業、具体的な計画ではなく一般的な仮定の領域に入りつつあります。しかし、X 軸と Y 軸に沿ったスケーリングが限界に近づいているため、トランジスタを互いに積み重ねる必要がある時代が来るだろうという信念でコミュニティは団結しています。現在、P 型トランジスタと N 型トランジスタが隣り合って配置されています。目標は、P 型トランジスタの上に N 型トランジスタを積層し、CFET (相補型 FET) として知られるトランジスタの「サンドイッチ」を作成することです。この構造を実現するために、2 つの主な方法が検討されています。1 つはモノリシック方式で、構造全体が 1 枚のウェーハ上に構築され、もう 1 つはシーケンシャル方式で、N 型と P 型のトランジスタが別々のウェーハ上に「接合」されて製造されます。
専門家の予測によると、マイクロプロセッサ製造市場は2032～2034年頃に第の次元に突入する。現在、IntelとTSMCがこの技術の実装に積極的に取り組んでいることが知られているが、このソリューションを使用することで得られる潜在的なメリットは莫大であるため、Samsungも手をこまねいているわけではないだろう。
こちらもお読みください: Neuralink テレパシーチップとは何か、どのように機能するか
「二次元」への移行
チップ製造の世界的リーダーたちが解決しようとしているもう 1 つの問題は、シリコンが不足しているという単純な事実です。この元素は何十年もの間、私たちに忠実に役立ってきましたが、その供給が限られているため、より小型で高速なトランジスタの継続的な生産が妨げられ始めています。そのため、トランジスタ チャネルでシリコンに代わる可能性のある、いわゆる 2 次元材料の研究が世界中で進められています。これらの材料の厚さは、わずか数原子、または 1 原子分で、そのような厚さのシリコン半導体では実現できない電荷移動度を提供します。
2次元材料であるグラフェンは、半導体部品の製造など、多くの潜在的な用途がある。しかし、チップ製造での使用には、特にバンドギャップの欠如などの特定の技術的課題があるため、さらなる研究開発が必要である。それでも、トランジション MetaMoS2 や WSe2 などのジカルコゲニド (TMD) は、そのユニークな電子特性により、半導体製造においてより有望視されています。Intel と TSMC がこの方向で行っている研究は、今後 年間で重要な発見と新技術の開発につながる可能性があります。
また読む： Midjourney V6: 次世代 AI のすべて
これからの興味深い時代
まとめると、今後数年間は半導体業界における革新と革命に満ち溢れる年になるでしょう。上記の革新だけでは、話題が尽きることはありません。コンピュータ リソグラフィー、チップ開発、Glass プロセッサへの移行の可能性についてはまだ何も触れていません。メモリ生産の進歩についても触れていません。
こうした重要な時期は、競合他社が失敗する可能性が高いため、技術的に追いつくのに理想的であることは誰もが知っています。インテルは、競合他社よりも早く次の半導体イノベーションを提供できるかどうかに会社の将来を賭けています。米国政府も、先進的なチップ製造を北米に戻すことに大きな関心を持っており、インテルの開発に数十億ドルを投資しています。しかし、チップ補助金はアメリカ人だけの関心事ではありません。韓国と台湾でも、政府はサムスンとTSMCに寛大なインセンティブを提供しています。彼らは、今後の時期がいかに重要であり、これらの国の将来が新しいテクノロジーにどれほど依存しているかを認識しているからです。これには、他の理由の中でも、半導体の研究、開発、生産に巨額の投資を行っている中国の支援があるからですが、これは別の記事で取り上げます。
また読む：
